english japanese

astah SysML

旧バージョンリリースノート



astah* SysML 1.3.0

(1) パーティションに対する責任要素の設定

パーティションに責任要素を設定できるようになりました。パーティションのプロパティ - [ベース]タブに新しく追加された[責任要素]欄のドロップダウンリストから、責任要素として設定したい図要素を選択します。

(2) アクターパートの作成

内部ブロック図で、アクターパートを作成できるようになりました。次のいずれかの方法で作成できます。

方法1: パートのプロパティ - [ターゲット]欄で対象アクターを選択 方法2: 構造ツリーから、対象のアクターを内部ブロック図に直接ドラッグ&ドロップ

アクターパートの表示形式は、下の3種類(標準、標準アイコン、シンボル)から選べます。アクターパートのポップアップメニューの[アイコン表記]から希望の表示形式を選んでください。

(3) コネクタのプロパティ(関連端名/多重度)設定改善

型が未設定のコネクタに対して、関連端名と多重度を設定できるようになりました。設定は、コネクタのプロパティ - [関連端A(又はB)]タブから行います。



astah* SysML 1.3.1 (2015/7/30)

主な修正箇所



astah* SysML 1.2.0 (2014/4/25)

今回追加された主な機能

(1) ファイル間のモデル/図要素コピー&貼付け

ブロック定義図にて、ファイル間のモデル/図要素のコピーと貼付けが可能になりました。


(参照:
[TIPS] astah*間でのコピーと貼付け)

(2) ポートの入出力方向設定の改善

ポート入出力方向の設定を、ポートのコンテキストメニュー[入出力方向の設定] – [フロープロパティの編集]からできるようになりました。

(3) パートのネスト表現

次の2つの方法で、パートのネスト表現が可能になりました。

方法1: 図上で、パート上にネストしたいパートをドラッグします。

 

方法2: ツールバー上の[パート]ボタンをクリックし、直接親パート内をクリックします。

(4) ワンクリックで簡単操作、モデル上のポート整列

複数のポートを、ワンクリックで一斉整列できるようになりました。(対象:ブロック、パート、図フレーム)

(5) ブロック内のポート区画表示

ブロック、インタフェース ブロック内でポート、 フルポート、プロキシポートを表示できるようになりました。

コンテキストメニュー[区画の表示/非表示]から、表示したい区画を選択します。

デフォルト設定は、[ツール] – [システムプロパティ] - [表示/非表示(SysML)]から行います。


不具合修正



astah* SysML 1.1.0 (2014/2/17)

今回追加された主な機能

(1) API
(2) プラグイン機構
(3) マルチプラットフォーム対応

変更点

不具合修正